PAT-NO;

JP02000035831A

DOCUMENT-IDENTIFIER: JP 2000035831 A

TITLE: LOW SKEW CLOCK TREE CIRCUIT USING VARIABLE THRESHOLD VOLTAGE TRANSISTOR

w = care s =======	KWIC	
-------------------------------	-------------	--

Abstract Text - FPAR (2):

SOLUTION: This clock tree circuit uses a transistor having a threshold

voltage variable well structure for a clock element. Here, it has phase

comparator circuits 31 to 33 which perform comparison observation of skew

values among respective elements 21 to 24 and output differential voltage and

charge pump circuits 41 to 43 which make the differential voltage of the

circuits 31 to 33 inputs and supply them as well potential to each

terminal of the elements 21 to 24, controls the switching speed of a clock tree

circuit by adjusting the threshold voltage of each element 21 to 24 and reduces

clock skew.

Document Identifier - DID (1): JP 2000035831 A

Title of Patent Publication - TTL (1): LOW SKEW CLOCK TREE CIRCUIT USING VARIABLE THRESHOLD VOLTAGE TRANSISTOR


SKEW CLOCK TREE CIRCUIT USING VARIABLE THRESHOLD VOLTAGE **NSISTOR** LOW

Also published as: [2] JP2000035831 (A)		
JP2000035831 2000-02-02 MIZUNO MASAHARU	Established Services	JP19980205309 19980721
Patent: JF Publication date: 20		Application number: Priority number(s):

Abstract of **JP2000035831**

PROBLEM TO BE SOLVED: To provide a clock tree circuit capable of controlling clock skew of a clock tree circuit, reduced in power consumption and low in clock skew. SOLUTION: This clock tree circuit uses a

transistor having a threshold voltage variable well structure for a clock element. Here, it has phase comparator circuits 31 to 33 which perform comparison observation of skew values among respective elements 21 to 24 and output differential voltage and charge pump circuits 41 to 43 which make the differential voltage of the circuits 31 to 33 inputs and supply them as well potential to each well terminal of the elements 21 to 24, controls the switching speed of a clock tree circuit by adjusting the threshold voltage of each element 21 to 24 and reduces clock skew. 10/06/2004



10/06/2004

(19)日本国特许广(JP) (12) 公開特許公報(A)

(11)特許出頭公開番号 特期2000-35831 (P2000-35831A)

(43)公開日 平成12年2月2日(2000.2.2)

(51) Int.CL'		識別記号	ΡI			テーマコートで(参考)
G06F	1/10		G06F	1/04	330A	5B079
HOSL	7/081		HO3L	7/08	J	5 J O 6 O

簡求項の数6 OL (全5 更) 套查請求 有

(21)出席番号	特丽平10-205309	(71)出匯人	000004237
	44 MI I U CU33 V3		WWW.

(22)出殿日 平成10年7月21日(1998.7.21) 日本電気株式会社

東京都港区芝五丁目7会1号

(72) 発明者 水野 海谷

東京都港区芝五丁目?番1号 日本電気株

式会社内

(74)代理人 100070219

弁理士 岩林 忠 (外4名)

Fターム(参考) 58079 BB04 B001 0008 DD08

5J060 AAO3 CC2I CC59 DD24 DD32 GG14 HH02 JJ06 KK36 KK37


LL05

(54) 【発明の名称】 可変関値電圧トランジスタを用いた低スキュークロックツリー回路

(57)【要約】

【課題】 クロックツリー回路のクロックスキューを制 御して、消費電力の少なく、クロックスキューの低いク ロックツリー回路を提供する。

【解決手段】 本発明の可変関値電圧トランジスタを用 いた低スキュークロックツリー回路は、 クロック索子 に関値電圧可変なウエル構造を持つトランジスタを用い るクロックツリー回路であって、各クロック素子間のス キュー値を比較観測し、差電圧を出力する位相比較回路 と、位相比較回路の差電圧を入力とレクロック索子の各 ウエルペ子にウエル配位として供給するチャージポンプ 回路を有し、各クロック素子の間値電圧を調整すること で、クロックツリー回路のスイッチングスピードを制御 し、クロックスキューを低減することを特徴とする。



【特許請求の範囲】

【請求項1】 クロック茶子に閾値電圧可変なウエル構 造を持つトランジスタを用い、クロックツリーによって クロックを分配するクロックツリー回路において、

各クロック衆子間のスキュー値を比較観測する比較観測 手段と、

前記比較観測結果から各クロック衆子のウエル電位を制 御する制御手段を有し、

前記制御手段によりウエル軍位を制御し関位軍圧を調整 ドを制御し、クロックスキューを低減することを物徴と する可変閾値包圧トランジスタを用いた低スキュークロ ックツリー回路。

【韶求項2】 前記各クロック索子間のスキュー値を比 較観測する比較観測手段が、

クロック索子間の位相を比較し、美電圧を出力する位相 比較回路である請求項1記載の可変関値電圧トランジス タを用いた低スキュークロックツリー回路。

【請求項3】 前記各クロック案子間のスキュー値を比 較観測する比較観測手段が、

比較対象となるクロック素子の内の任意のクロック素子 をベースにして残りの各クロック素子との黎子間の位相 を比較し、差電圧を出力することを特徴とする論求項1 または2記載の可変関値電圧トランジスタを用いた低ス キュークロックツリー回路。

【 請求項4 】 前記比較觀測結果から各クロック衆子の ウエル電位を制御する制御手段が、

前記位相比較回路の差電圧を入力としクロック案子のP 型MOSトランジスタのNウエル端子にウエル電位とし て供給するチャージポンプ回路である請求項1万至3の 30 何れかに記載の可変閾値電圧トランジスタを用いた低ス キュークロックツリー回路。

【請求項5】 前記比較觀測結果から各クロック衆子の ウエル電位を制御する制御手段が、

前配位相比較回路の差電圧を入力としクロック系子のN 型MOSトランジスタのPウエル端子にウエル電位とし て供給するチャージボンプ回路である請求項1、乃至3 の何れかに記載の可変閾値電圧トランジスタを用いた低 スキュークロックツリー回路。

ウエル

取位を

制御する

制御手段が、

前記位相比較回路の差電圧を入力とレクロック案子のP 型MOSトランジスタのNウエル端子にウエル低位とし て供給するチャージボンプ回路と、

前記位相比較回路の差電圧を入力としクロック索子のN 型MOSトランジスタのPウエル端子にウエル電位とし て供給するチャージポンプ回路を有する論求項1万至3 の何れかに記載の可変閾値電圧トランジスタを用いた低 スキュークロックツリー回路,

【発明の詳細な説明】

[0001]

【発明の属する技術分野】クロックを分配するクロック ツリー回路に関し、特に可変関値電圧トランジスタを用 いたクロックツリー回路の緊子間のクロックスキューに 関する。

2

[0002]

【従来の技術】LSIの高集積化と共に回路規模の増大 と、動作速度の高速化が行われている。従来、クロック を分配するクロックツリー回路の各クロック緊子のウエ することで、クロックツリー回路のスイッチングスピー 10 ル電位は、図7に示すように共通であり、製造条件等に 依存してクロックツリー回路のチップ内各クロック案子 のスイッチングスピードがばらついた場合、クロックツ リー回路のクロックスキューが大きくなる欠点を持って いた。

[0003]

【発明が解決しようとする課題】各クロック漱子のスイ ッチングスピードが個別に制御ができず、名クロック紫 子間のスイッチングスピードが製造条件等に依存してチ ップ内でばらついた場合、各クロック桑子のウエル電位 20 が共通であり、各クロック素子の閾値電圧、すなわち、 スイッチングスピードを個別に制御することが不可能で あるので、クロックスキューが大きくなる欠点を持って いる。

【0004】上記の欠点を解決する半遠体装置として特 開平9-92723号公報が開示されている。 開示され た半導体装置は、内部クロック間のスキュー観測回路 と、クロック間で相対的に位相の進んだクロックの負荷 を増加させる負荷増減回路を有し、ばらつき観測回路の 観測値のクロック源の値に近いものから順次検出状態を 固定し、負荷増減回路による内部クロックの負荷を固定 する順序維持回路を有するものである。

【0005】しかし、特別平9-92723号公報に開 示されている半導体装置は、従来のクロックツリー回路 に比較し、付加される回路群が多く、消費電力の点で問 題を有する。

【0006】本発明の目的は、 クロックツリー回路の クロックスキューを制御して、消費電力の少なく、クロ ックスキューの低いクロックツリー回路を提供すること である。

[0007]

【課題を解決するための手段】本発明の可変関値包圧ト ランジスタを用いた低スキュークロックツリー回路は、

クロック素子に関値低圧可変なウエル構造を持つトラ ンジスタを用いるクロックツリー回路であって、名クロ ック条子間のスキュー値を比較観測する比較観測手段 と、比較観測結果から各クロック繁子のウエル電位を制 御する制御手段を有し、ウエル電位を制御し関値電圧を 調整することで、クロックツリー回路のスイッチングス ピードを制御し、クロックスキューを低減することを特 50 徴とする。また、各クロック索子間のスキュー値を比較 観測する比較観測手段は、クロック系子間の位相を比較 し、差電圧を出力する位相比較回路であって良い。

【0008】また、比較観測結果から各クロック素子の ウエル電位を制御する制御手段は、位相比較回路の差電 圧を入力としクロック案子のP型MOSトランジスタの Nウエル端子にウエル電位として供給するチャージボン プ回路と、位相比較回路の差電圧を入力としクロック索 子のN型MOSトランジスタのPウエル端子にウエル電 位として供給するチャージボンプ回路であって良い。

【0009】本発明の可変関値電圧トランジスタを用い 10 た低スキュークロックツリー回路は、関値電圧可変なウエル構造を持つトランジスタで構成されたクロックツリー回路と、各クロック案子間のクロックスキュー値を比較観測可路と、前記クロックスキュー比較観測回路と、前記クロックスキュー比較観測回路の測定結果から各クロック素子のウエル電位を個別に制御するウエル電位制御回路とで構成された半導体集積回路で、各クロック素子間のクロックスキュー値を比較観測し、その測定結果から各クロック素子のウエル電位をウエル電位制御回路で個別に制御し関値電圧を調整することで、各クロック素子のス 20 イッチングスピードを制御し、他クロック素子とのクロックスキューを低減させる。

[0010]

•

【発明の実施の形態】次に、本発明の実施の形態につい て図面を参照して説明する。

【0011】図1は本発明の原理を示す機能プロック図で、関値電圧可変なウエル構造を持つトランジスタで構成されたクロックツリー回路1と、各クロック案子間のクロックスキュー値を比較し、電圧に変換するクロックスキュー比較観測回路2と、クロックスキュー比較観測 30回路2の測定結果から各クロック素子のウエル電位を個別に制御するウエル電位制御回路3とで構成される。

【0012】図2は図1の関値電圧可変なウエル構造を持つトランジスタで構成されたクロックツリー回路1の構成を表す論理回路図である。図2において、クロック供給元25はクロック案子21、22、23、24にクロックを分配している。クロック案子にクロックを分配している。ここでは4個のクロック素子にクロックを分配しているが、その数に制限されるものではない。

【0013】図3は図2の各クロック素子のトランジスタレベルの回路図である。本発明のクロックツリーに使われるクロック案子のウエル電位は、P型MOSトランジスタのNウエル端子CTR*Aと、N型MOSトランジスタのPウエル端子CTR*Bとに分離されており、そのウエル電位は個別に制御できるものである。次に、本発明の実施例を図を参照して説明する。図4は本発明の第1の実施例の回路構成を示すブロック図、図5は本発明の第2の実施例の回路構成を示すブロック図、図6は本発明の第3の実施例の回路構成を示すブロック図、図6は本発明の第3の実施例の回路構成を示すブロック

図である.

【0014】図4は比較対象となるクロック素子の内のクロック系子24をベースにして残りの各クロック案子21、22、23との素子間の位相を比較し、差電圧を出力する位相比較回路31、32、33と、位相比較回路の差電圧を入力としクロック素子のP型MOSトランジスタのNウエル端子にウエル電位として供給するチャージボンプ回路41、42、43とにより構成されている。

4

【0015】また、図5は比較対象となるクロック素子の内のクロック素子24をベースにして残りの各クロック素子21、22、23との案子間の位相を比較し、差電圧を出力する位相比較回路31、32、33と、位相比較回路の差電圧を入力としクロック素子のN型MOSトランジスタのPウエル端子にウエル電位として供給するチャージボンプ回路41、42、43とにより構成されている。

【0016】更にまた、図6は比較対象となるクロック 案子の内クロック素子24をベースにして残りの各クロック ック案子21、22、23との案子間の位相を比較し、 空低圧を出力する位相比較回路31~36と、位相比較 回路31、33、35の差電圧を入力としクロック案子 21、22、23のP型MOSトランジスタのNウエル 端子にウエル電位として供給するチャージボンプ回路4 1、43、45と、位相比較回路32、34、36の差 電圧を入力としクロック素子21、22、23のN型M OSトランジスタのPウエル端子にウエル電位として供 給するチャージボンプ回路42、44、46により構成 されている。

0 【0017】上記で説明した構成を持つクロックツリー回路1は、図1に戻り、各クロック素子間のクロックスキュー値を位相比較回路に相当するクロックスキュー比較観測回路2で観測し、その測定結果から各クロック紫子のウエル電位をチャージボンプ回路に相当するウエル電位制御回路3で個別に制御し関値電圧の調整を行うことで各クロック素子のスイッチングスピードを制御し、他のクロック紫子とのクロックスキューを低減させる。【0018】

【発明の効果】本発明によれば、閾値電圧可変なウエル 40 構造を持つトランジスタで構成したクロックツリー回路 は、各クロック素子間のクロックスキュー値を比較観測 し、その測定結果から各クロック案子のウエル電位を個 別に制御し閾値電圧を調整することで、各クロック案子 のスイッチングスピードを制御し、他クロック案子との クロックスキューを低減させることができる効果がある。

に、本発明の実施例を図を参照して説明する。図4は本 【0019】また、本発明によれば、閾値電圧可変なウ発明の第1の実施例の回路構成を示すブロック図、図5 エル構造を持つトランジスタで構成したクロックツリーは本発明の第2の実施例の回路構成を示すブロック図、 回路は、直接クロックスキューを測定し、制御するた図6は本発明の第3の実施例の回路構成を示すブロック 50 め、製造条件の変動等にも依存しない、低スキューなク

5

ロックツリー回路を実現することができる効果がある。 【図面の簡単な説明】

【図1】本発明の一実施例を示す機能ブロック図である。

【図2】図1の図値電圧可変なウエル構造を持つトランジスタで構成されたクロックツリー回路1の構成を表す 論理回路図である。

【図3】図2の各クロック案子のトランジスタレベルの回路図である。


【図4】本発明の第1の実施例の回路構成を示すブロッ 10 31、32、33、34、35、36 ク図である。 41、42、43、44、45、46


【図5】本発明の第2の実施例の回路構成を示すプロック図である。

【図6】本発明の第3の実施例の回路構成を示すブロック図である。

【図7】従来の一年施例を示す機能ブロック図である。 【符号の説明】

- 1 VT-CMOSを用いたクロックツリー回路
- 2 クロックスキュー比較観測回路
- 3 ウエル電位制御回路
- 21、22、23、24 クロック深子
- 25 クロック供給元クロック緊子
- 31、32、33、34、35、36 位相比較回路 41、42、43、44、45、46 チャージボン プ回路





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.